SPC5634MF2MLQ80 32-битные микроконтроллеры – MCU NXP 32-битный MCU, ядро Power Arch, 1,5 МБ флэш-памяти, 80 МГц, -40/+125 °C, автомобильный класс, QFP 144
♠ Описание продукта
| Атрибут продукта | Значение атрибута |
| Производитель: | NXP |
| Категория продукта: | 32-битные микроконтроллеры - MCU |
| RoHS: | Подробности |
| Ряд: | MPC5634M |
| Стиль монтажа: | SMD/SMT |
| Упаковка/футляр: | ЛКФП-144 |
| Основной: | e200z3 |
| Размер памяти программы: | 1,5 МБ |
| Размер оперативной памяти данных: | 94 кБ |
| Ширина шины данных: | 32 бит |
| Разрешение АЦП: | 2 x 8 бит/10 бит/12 бит |
| Максимальная тактовая частота: | 80 МГц |
| Количество вводов/выводов: | 80 вводов/выводов |
| Напряжение питания - мин.: | 1,14 В |
| Напряжение питания - макс.: | 1,32 В |
| Минимальная рабочая температура: | - 40 С |
| Максимальная рабочая температура: | + 150 С |
| Квалификация: | AEC-Q100 |
| Упаковка: | Поднос |
| Аналоговое напряжение питания: | 5,25 В |
| Бренд: | NXP Полупроводники |
| Тип ОЗУ данных: | SRAM |
| Напряжение ввода/вывода: | 5,25 В |
| Чувствительность к влаге: | Да |
| Продукт: | МК |
| Тип продукта: | 32-битные микроконтроллеры - MCU |
| Тип памяти программ: | Вспышка |
| Количество в заводской упаковке: | 60 |
| Подкатегория: | Микроконтроллеры - MCU |
| Таймеры сторожевого таймера: | Таймер сторожевого таймера |
| Номер детали Псевдонимы: | 935311091557 |
| Вес единицы: | 1,319 г |
♠ 32-битные микроконтроллеры - MCU
Эти 32-битные автомобильные микроконтроллеры представляют собой семейство устройств на основе системы на кристалле (SoC), содержащих все функции семейства MPC5500 и множество новых функций в сочетании с высокопроизводительной технологией 90 нм CMOS, что обеспечивает существенное снижение стоимости за функцию и значительное улучшение производительности. Передовое и экономичное ядро хост-процессора этого семейства автомобильных контроллеров создано на основе технологии Power Architecture®. Это семейство содержит усовершенствования, которые улучшают соответствие архитектуры встроенным приложениям, включает дополнительную поддержку инструкций для цифровой обработки сигналов (DSP), интегрирует технологии, такие как усовершенствованный блок временного процессора, усовершенствованный аналого-цифровой преобразователь с очередями, Controller Area Network и усовершенствованную модульную систему ввода-вывода, которые важны для современных приложений силовых агрегатов начального уровня. Это семейство устройств является полностью совместимым расширением семейства MPC5500 компании Freescale. Устройство имеет одноуровневую иерархию памяти, состоящую из до 94 КБ встроенной SRAM и до 1,5 МБ внутренней флэш-памяти. Устройство также имеет внешний интерфейс шины (EBI) для «калибровки». Этот внешний интерфейс шины был разработан для поддержки большинства стандартных запоминающих устройств, используемых в семействах MPC5xx и MPC55xx.
• Рабочие параметры
— Полностью статическая работа, 0 МГц– 80 МГц (плюс 2% частотной модуляции – 82 МГц)
— Диапазон рабочих температур перехода от –40 ℃ до 150 ℃
— Конструкция с низким энергопотреблением
– Рассеиваемая мощность менее 400 мВт (номинальная)
– Разработан для динамического управления питанием ядра и периферийных устройств
– Программно-управляемое управление тактовой частотой периферийных устройств
– Режим остановки с низким энергопотреблением, при котором все часы останавливаются
— Изготовлено по 90 нм техпроцессу
— 1,2 В внутренняя логика
— Один источник питания 5,0 В -10％/+5% (от 4,5 В до 5,25 В) с внутренним регулятором для обеспечения 3,3 В и 1,2 В для ядра
— Входные и выходные контакты с диапазоном 5,0 В -10％/+5% (от 4,5 В до 5,25 В)
– Уровни переключения VDDE CMOS 35%/65% (с гистерезисом)
– Выбираемый гистерезис
– Возможность выбора скорости нарастания выходного напряжения
— Контакты Nexus питаются от источника 3,3 В
— Разработано с использованием технологий снижения электромагнитных помех
– Фазовая автоподстройка частоты
– Частотная модуляция тактовой частоты системы
– Встроенная шунтирующая емкость
– Возможность выбора скорости нарастания напряжения и мощности привода
• Высокопроизводительный процессор e200z335 core
— 32-битная модель программиста Power Architecture Book E
— Улучшения кодирования переменной длины
– Позволяет опционально кодировать набор инструкций Power Architecture в смешанные 16- и 32-битные инструкции
– Результат – меньший размер кода
— Однопроцессорный, 32-битный процессор, совместимый с технологией Power Architecture
— Исполнение по порядку и вывод из эксплуатации
— Точная обработка исключений
— Отделение обработки данных
– Выделенный сумматор расчета адреса филиала
– Ускорение ветвления с использованием буфера инструкций Branch Lookahead
— Единица загрузки/хранения
– Задержка загрузки в один цикл
– Полностью конвейерный
– Поддержка Big и Little Endian
– Неправильно выровненная поддержка доступа
– Пузыри трубопровода с нулевой нагрузкой на использование
— Тридцать два 64-битных регистра общего назначения (GPR)
— Блок управления памятью (MMU) с 16-записным полностью ассоциативным буфером трансляции (TLB)
— Отдельная шина команд и шина загрузки/хранения
— Поддержка векторных прерываний
— Задержка прерывания < 120 нс при 80 МГц (измеряется от запроса прерывания до выполнения первой инструкции обработчика исключений прерывания)
