SPC5634MF2MLQ80 32-разрядные микроконтроллеры — MCU 32-разрядный MCU NXP, ядро Power Arch, 1,5 МБ флэш-памяти, 80 МГц, -40/+125°C, автомобильный класс, QFP 144
♠ Описание продукта
| Атрибут продукта | Значение атрибута |
| Производитель: | NXP |
| Категория продукта: | 32-битные микроконтроллеры — микроконтроллеры |
| RoHS: | Подробности |
| Ряд: | MPC5634M |
| Тип монтажа: | СМД/СМТ |
| Посылка/кейс: | ЛКФП-144 |
| Основной: | e200z3 |
| Объем памяти программы: | 1,5 МБ |
| Размер ОЗУ данных: | 94 КБ |
| Ширина шины данных: | 32 бит |
| Разрешение АЦП: | 2 x 8 бит/10 бит/12 бит |
| Максимальная тактовая частота: | 80 МГц |
| Количество входов/выходов: | 80 вводов/выводов |
| Напряжение питания - мин.: | 1,14 В |
| Напряжение питания - макс.: | 1,32 В |
| Минимальная рабочая температура: | - 40 С |
| Максимальная рабочая температура: | + 150 С |
| Квалификация: | AEC-Q100 |
| Упаковка: | Поднос |
| Аналоговое напряжение питания: | 5,25 В |
| Марка: | Полупроводники NXP |
| Тип ОЗУ данных: | SRAM |
| Напряжение ввода/вывода: | 5,25 В |
| Чувствительность к влаге: | Да |
| Продукт: | MCU |
| Тип продукта: | 32-битные микроконтроллеры — микроконтроллеры |
| Тип памяти программы: | Вспышка |
| Заводская упаковка: | 60 |
| Подкатегория: | Микроконтроллеры - микроконтроллеры |
| Сторожевые таймеры: | Сторожевой таймер |
| Часть # Псевдонимы: | 935311091557 |
| Единица измерения: | 1,319 г |
♠ 32-битные микроконтроллеры - микроконтроллеры
Эти 32-разрядные автомобильные микроконтроллеры представляют собой семейство устройств типа «система на кристалле» (SoC), которые содержат все функции семейства MPC5500 и множество новых функций в сочетании с высокопроизводительной 90-нм КМОП-технологией, что обеспечивает существенное снижение стоимости в расчете на одну функцию и значительное улучшение производительности.Усовершенствованное и экономичное ядро хост-процессора этого семейства автомобильных контроллеров построено на технологии Power Architecture®.Это семейство содержит улучшения, улучшающие соответствие архитектуры встроенным приложениям, включает дополнительную поддержку инструкций для цифровой обработки сигналов (DSP), интегрирует такие технологии, как усовершенствованный процессор времени, усовершенствованный аналого-цифровой преобразователь с очередями, сеть контроллеров и усовершенствованная модульная система ввода-вывода, которая важна для современных недорогих силовых агрегатов.Это семейство устройств является полностью совместимым расширением семейства Freescale MPC5500.Устройство имеет один уровень иерархии памяти, состоящий из встроенной SRAM объемом до 94 КБ и внутренней флэш-памяти объемом до 1,5 МБ.Устройство также имеет интерфейс внешней шины (EBI) для «калибровки».Этот интерфейс внешней шины был разработан для поддержки большинства стандартных модулей памяти, используемых в семействах MPC5xx и MPC55xx.
• Рабочие параметры
— Полностью статическая работа, 0–80 МГц (плюс частотная модуляция 2% — 82 МГц)
— Рабочий диапазон температуры перехода от –40 ℃ до 150 ℃
— Конструкция с низким энергопотреблением
– Рассеиваемая мощность менее 400 мВт (номинальная)
– Предназначен для динамического управления питанием ядра и периферийных устройств.
– Программное управление синхронизацией периферийных устройств
– Режим остановки с низким энергопотреблением, когда все часы остановлены
— Изготовлен по техпроцессу 90 нм
— Внутренняя логика 1,2 В
— Один источник питания 5,0 В -10%/+5% (от 4,5 В до 5,25 В) с внутренним регулятором для обеспечения 3,3 В и 1,2 В для ядра
— Входные и выходные контакты с диапазоном 5,0 В -10%/+5% (от 4,5 В до 5,25 В)
– Уровни переключения 35%/65% VDDE CMOS (с гистерезисом)
– Выбираемый гистерезис
– Выбираемый контроль скорости нарастания
— Контакты Nexus питаются от источника питания 3,3 В
— Разработан с использованием методов снижения электромагнитных помех
– Петля фазовой автоподстройки частоты
– Частотная модуляция системной тактовой частоты
– Емкость встроенного байпаса
– Выбираемая скорость нарастания и сила привода
• Высокопроизводительный базовый процессор e200z335
- 32-битная модель программиста Power Architecture Book E
- Усовершенствования кодирования переменной длины
– Позволяет опционально кодировать набор инструкций Power Architecture в виде смешанных 16- и 32-битных инструкций.
– Результат – меньший размер кода
— Единая проблема, ЦП, совместимый с 32-разрядной технологией Power Architecture
— Заказное исполнение и списание
— Точная обработка исключений
— Отделение процессинга
– Сумматор для расчета адресов выделенных филиалов
– Ускорение ветвления с использованием буфера команд просмотра ветвления.
— Загрузить/сохранить блок
– Задержка загрузки в один цикл
- Полностью конвейерный
- Поддержка Big и Little Endian
– Поддержка неправильного доступа
– Нулевая нагрузка на использование пузырьков трубопровода
- Тридцать два 64-битных регистра общего назначения (GPR)
— Блок управления памятью (MMU) с полностью ассоциативным резервным буфером трансляции (TLB) на 16 записей.
— Отдельная шина команд и шина загрузки/сохранения
— Поддержка векторных прерываний
— Задержка прерывания < 120 нс при 80 МГц (измеряется от запроса на прерывание до выполнения первой инструкции обработчика исключения прерывания)
