TMS320VC5509AZAY Процессоры и контроллеры цифровых сигналов – DSP, DSC Процессор цифровых сигналов с фиксированной точкой 179-NFBGA от -40 до 85

Краткое описание:

Производители: Техас Инструментс
Категория продукта: Процессоры и контроллеры цифровых сигналов — DSP, DSC
Техническая спецификация:ТМС320ВК5509АЗАЙ
Описание:DSP — цифровые сигнальные процессоры и контроллеры
Статус RoHS: соответствует требованиям RoHS


Информация о продукте

Функции

Приложения

Теги продукта

♠ Описание продукта

Атрибут продукта Значение атрибута
Производитель: Инструменты Техаса
Категория продукта: Процессоры и контроллеры цифровых сигналов - DSP, DSC
RoHS: Подробности
Продукт: DSP
Ряд: ТМС320ВК5509А
Тип монтажа: СМД/СМТ
Посылка/кейс: НФБГА-179
Основной: C55x
Количество ядер: 1 ядро
Максимальная тактовая частота: 200 МГц
Кэш-память инструкций L1: -
Кэш-память данных L1: -
Объем памяти программы: 64 КБ
Размер ОЗУ данных: 256 КБ
Рабочее напряжение питания: 1,6 В
Минимальная рабочая температура: - 40 С
Максимальная рабочая температура: +85 С
Упаковка: Поднос
Марка: Инструменты Техаса
Тип инструкции: Фиксированная точка
Тип интерфейса: I2C
Чувствительность к влаге: Да
Тип продукта: DSP — цифровые сигнальные процессоры и контроллеры
Заводская упаковка: 160
Подкатегория: Встроенные процессоры и контроллеры
Напряжение питания - макс.: 1,65 В
Напряжение питания - мин.: 1,55 В
Сторожевые таймеры: Сторожевой таймер

♠ TMS320VC5509A Процессор цифровых сигналов с фиксированной точкой

Цифровой сигнальный процессор (DSP) с фиксированной точкой TMS320VC5509A основан на процессорном ядре ЦП поколения TMS320C55x DSP.Архитектура C55x™ DSP обеспечивает высокую производительность и низкое энергопотребление благодаря усиленному параллелизму и полному сосредоточению на снижении рассеиваемой мощности.ЦП поддерживает структуру внутренней шины, которая состоит из одной программной шины, трех шин чтения данных, двух шин записи данных и дополнительных шин, предназначенных для работы периферийных устройств и прямого доступа к памяти.Эти шины обеспечивают возможность выполнения до трех операций чтения данных и двух операций записи данных за один цикл.Параллельно контроллер прямого доступа к памяти может выполнять до двух передач данных за цикл независимо от активности процессора.

ЦП C55x имеет два блока умножения с накоплением (MAC), каждый из которых способен выполнять умножение 17 x 17 бит за один цикл.Центральное 40-битное арифметико-логическое устройство (ALU) поддерживается дополнительным 16-битным ALU.Использование ALU контролируется набором команд, что позволяет оптимизировать параллельную работу и энергопотребление.Управление этими ресурсами осуществляется в блоке адреса (AU) и блоке данных (DU) ЦП C55x.

Поколение C55x DSP поддерживает набор инструкций с переменной шириной байта для повышения плотности кода.Блок инструкций (IU) выполняет выборку 32-битных программ из внутренней или внешней памяти и ставит инструкции в очередь для блока программирования (PU).Программный модуль декодирует инструкции, направляет задачи на ресурсы AU и DU и управляет полностью защищенным конвейером.Возможность предиктивного ветвления позволяет избежать сброса конвейера при выполнении условных инструкций.

Функции ввода и вывода общего назначения и 10-битный АЦП обеспечивают достаточное количество контактов для состояния, прерываний и битового ввода-вывода для ЖК-дисплеев, клавиатур и мультимедийных интерфейсов.Параллельный интерфейс работает в двух режимах: либо как ведомый микроконтроллер, использующий порт HPI, либо как параллельный медиа-интерфейс, использующий асинхронный EMIF.Последовательные носители поддерживаются двумя периферийными устройствами MultiMedia Card/Secure Digital (MMC/SD) и тремя McBSP.

Набор периферийных устройств 5509A включает в себя интерфейс внешней памяти (EMIF), который обеспечивает бесклеевой доступ к асинхронной памяти, такой как EPROM и SRAM, а также к высокоскоростной памяти высокой плотности, такой как синхронная DRAM.Дополнительные периферийные устройства включают в себя универсальную последовательную шину (USB), часы реального времени, сторожевой таймер, интерфейс I2C с несколькими ведущими и подчиненными устройствами.Три полнодуплексных многоканальных буферизованных последовательных порта (McBSP) обеспечивают бесклеевой интерфейс для множества стандартных последовательных устройств и многоканальную связь с использованием до 128 отдельно включенных каналов.Усовершенствованный интерфейс хост-порт (HPI) представляет собой 16-разрядный параллельный интерфейс, используемый для предоставления хост-процессору доступа к 32 КБ внутренней памяти устройства 5509A.HPI можно настроить как в мультиплексированном, так и в не мультиплексированном режиме, чтобы обеспечить бесклеевой интерфейс для широкого спектра хост-процессоров.Контроллер DMA обеспечивает перемещение данных для шести независимых контекстов каналов без вмешательства ЦП, обеспечивая пропускную способность DMA до двух 16-битных слов за цикл.Также включены два таймера общего назначения, до восьми выделенных контактов ввода-вывода общего назначения (GPIO) и генерация тактового сигнала с цифровой фазовой автоподстройкой частоты (DPLL).

Модель 5509A поддерживается удостоенной наград eXpressDSP™, интегрированной средой разработки Code Composer Studio™ (IDE), DSP/BIOS™, стандартом алгоритмов Texas Instruments и крупнейшей в отрасли сторонней сетью.Среда Code Composer Studio IDE содержит инструменты для генерации кода, включая компилятор C и визуальный компоновщик, симулятор, драйверы устройств эмуляции RTDX™, XDS510™ и оценочные модули.5509A также поддерживается библиотекой DSP C55x, которая содержит более 50 базовых программных ядер (фильтры КИХ, фильтры БИХ, БПФ и различные математические функции), а также библиотеки поддержки микросхем и плат.

Ядро DSP TMS320C55x было создано с открытой архитектурой, которая позволяет добавлять специализированное оборудование для повышения производительности определенных алгоритмов.Аппаратные расширения 5509A обеспечивают идеальный баланс производительности фиксированных функций с программируемой гибкостью, обеспечивая при этом низкое энергопотребление и стоимость, которые традиционно трудно найти на рынке видеопроцессоров.Расширения позволяют 5509A обеспечивать исключительную производительность видеокодека, при этом более половины его пропускной способности доступно для выполнения дополнительных функций, таких как преобразование цветового пространства, операции с пользовательским интерфейсом, безопасность, TCP/IP, распознавание голоса и преобразование текста в речь.В результате один DSP 5509A может обеспечить работу большинства портативных цифровых видеоприложений с запасом мощности для обработки.Дополнительные сведения см. в Справочнике программиста по аппаратным расширениям TMS320C55x для приложений обработки изображений/видео (номер публикации SPRU098).Дополнительные сведения об использовании библиотеки обработки изображений DSP см. в Справочнике программиста по библиотеке обработки изображений/видео TMS320C55x (номер публикации SPRU037).


  • Предыдущий:
  • Следующий:

  • • Высокопроизводительный, маломощный цифровой сигнальный процессор TMS320C55x™ с фиксированной точкой

    − 9,26-, 6,95-, 5-нс Время цикла инструкции

    − Тактовая частота 108, 144, 200 МГц

    − Одна/две инструкции, выполняемые за цикл

    − Двойные множители [до 400 миллионов умножений-накоплений в секунду (MMACS)]

    − Два арифметико-логических устройства (ALU)

    − Три внутренние шины чтения данных/операндов и две внутренние шины записи данных/операндов

    • 128K x 16-разрядная встроенная оперативная память, состоящая из:

    − 64 КБ ОЗУ двойного доступа (DARAM) 8 блоков по 4 КБ × 16 бит

    − 192 КБ ОЗУ с однократным доступом (SARAM) 24 блока по 4 КБ × 16 бит

    • 64 Кбайт встроенного ПЗУ с одним состоянием ожидания (32 Кбайт × 16 бит)

    • Максимальное адресное пространство внешней памяти 8M × 16 бит (синхронная DRAM)

    • 16-битная внешняя память параллельной шины, поддерживающая:

    − Интерфейс внешней памяти (EMIF) с возможностями GPIO и бесклеевым интерфейсом для:

    − Асинхронное статическое ОЗУ (SRAM)

    − Асинхронное СППЗУ

    − Синхронная динамическая память (SDRAM)

    − 16-битный параллельный расширенный интерфейс хост-порта (EHPI) с возможностями GPIO

    • Программируемое маломощное управление шестью функциональными доменами устройства

    • Логика эмуляции встроенного сканирования на основе сканирования

    • Встроенные периферийные устройства

    − Два 20-битных таймера

    − Сторожевой таймер

    − Шестиканальный контроллер прямого доступа к памяти (DMA)

    − Три последовательных порта, поддерживающих комбинацию:

    − До 3 многоканальных буферизованных последовательных портов (McBSP)

    − До 2 интерфейсов MultiMedia/Secure Digital Card

    − Программируемый генератор тактовых импульсов с фазовой автоподстройкой частоты

    − Семь (LQFP) или восемь (BGA) контактов ввода-вывода общего назначения (GPIO) и выходной контакт общего назначения (XF)

    − Подчиненный порт USB Full-Speed ​​(12 Мбит/с) с поддержкой массовой передачи, прерывания и изохронной передачи

    − Интерфейс Inter-Integrated Circuit (I2C) с несколькими ведущими и подчиненными устройствами

    − Часы реального времени (RTC) с кристаллическим входом, отдельным тактовым доменом, отдельным источником питания

    − 4-канальный (BGA) или 2-канальный (LQFP) 10-битный последовательный АЦП

    • IEEE Std 1149.1† (JTAG) Логика сканирования границ

    • Пакеты:

    − 144-контактный низкопрофильный четырехъядерный плоский пакет (LQFP) (суффикс PGE)

    − 179-контактный MicroStar BGA™ (шаровая решетка) (суффикс GHH)

    − 179-контактный бессвинцовый MicroStar BGA™ (массив с шариковой решеткой) (суффикс ZHH)

    • Ядро 1,2 В (108 МГц), 2,7 В – 3,6 В/В

    • Ядро 1,35 В (144 МГц), 2,7 В – 3,6 В/В

    • Ядро 1,6 В (200 МГц), 2,7 В – 3,6 В/В

    • Гибридная электрическая и силовая передача (EV/HEV)

    – Система управления батареями (BMS)

    - Бортовое зарядное устройство

    – Тяговый инвертор

    – преобразователь постоянного тока в постоянный

    – Стартер/генератор

    сопутствующие товары